目前高校大多數《數字電子技術基礎》教材中作為核心內容的組合/時序電路的分析與設計技術，其實是誕生于上世紀60年代、成熟于70年代、淘汰于80年代初的數字電路手工設計技術。這顯然與當今高速大規模數字系統設計技術格格不入的，這些內容在高速發展的數字技術背景下早已沒有了容身之地；此外這些傳統數字技術中的許多觀念、方法和思路在今天看來也都是不恰當、低效、甚至是非常錯誤的。這顯然會誤導學生或至少會降低學生的知識層次，導致他們未來以過低的起點去面對以此為基礎的許多十分重要的后續課程，從而嚴重影響了應有的教學質量和就業競爭力。此類教材的主要問題有：

（1）異化的教學模式。現在此課程已基本退化或被異化為依賴題海戰術的普通基礎課了，例如搞試題庫、習題集、標準答案、聯校統考等。殊不知這一切恰恰埋沒了這門作為當今電子科技領域最富變化，最具活力，最貼近實踐，最需創新的學科的鮮明特質，偏離了此課程真正的教學目標和教學要求，特別是抹殺了此課程作為創新意識啟蒙這一重要目標。

（2）陳舊的教學內容。教材把那些根本無法與現代數字技術接軌的，早已經過時的低速小規模數字電路的分析與設計的純手工技術作為核心內容來講授。例如其設計時序電路的經典5步驟，毫無一般化的實用意義。例如模7計數器的設計，根本無法推廣到更實用的諸如模70、模700乃至模7000等多變量的同類計數器的設計，從而使學習者嚴重偏離工程實際，并限制了創造力的培養。又如一直在教材中推廣使用的所謂國標邏輯符號，實際上是上世紀90年代初就在國際上完全淘汰不用的ANSI/IEEE-1984標準。其結果是，迫使已完成現在的數字電路課程學習的學生，不得不從新學習和熟悉ANSI/IEEE-1991標準的邏輯符號。

（3）脫離工程實際。教材充斥著偏離工程實際的偽命題和偽技術。例如，當今的TTL 74LS系列器件原本可毫無問題地與CMOS器件相互接口的，包括3.3v I/O電平的器件也能可靠地接口TTL和CMOS器件，然而教材中無不推薦使用諸如要加上拉電阻、三極管電路或是插入專用驅動器件(如40109)等多種所謂“接口技術”，來解決這些無中生有脫離實際的“電平不匹配”命題；或者介紹要用三個CMOS驅動一個TTL器件之類的所謂“技術”；再如對于毛刺脈沖的解決方案，工程上原本應該選擇時序電路，然而書中卻羅列了許多脫離實際甚至十分錯誤的方法，如改變邏輯結構的“冗余技術”、端口接電容的濾波技術等!

（4）知識體系的結構性缺陷。 1) 僅羅列枝節性知識，卻不把這些知識上升為一般性理論和實踐依據。例如，羅列了各種時序電路應用模塊，如各類計數器，給出了諸如狀態變量、狀態圖、狀態表等重要概念，卻始終沒有邁上“一切同步時序電路都是狀態機的特殊形式”的關鍵臺階，導致了缺胳膊少腿的知識，使得多數學習者除了僅能完成基于筆頭的“書面實踐”外，根本無法再向前多跨一步。例如無法用這些知識來控制A/D采樣；2）盡管教材都安排了存儲器、模數數模等實用器件的介紹，但都僅限于對它們的結構和原理的介紹，卻不介紹它們的實用方法，完全違背了技術基礎類教材的基本要求。結果導致教材對A/D、D/A、ROM、RAM這些在數字技術中極其重要的內容卻僅停留在結構原理的簡單介紹上，使得本來以推介“技術”為目標的教科書淪為了“器件說明書”。其根本原因是在于教材主干內容有硬傷和缺失，它在課文中所介紹的所謂“數字技術”根本無法用來對付諸后文的諸如A/D等器件的控制，而不得不將這些知識讓位于后續課程來講授！

（5）技術理念落后。教材充斥著陳舊的低速小規模電路理念。例如甚至在最新版的權威教材中仍有這樣很不專業的文字：“在數字系統中，常常需要用到一些脈沖信號的產生和變換電路”，“單穩態電路也是數字系統中常用的一種脈沖整形電路”。事實上，即使現代最小規模的數字系統設計中也不會包含任何脈沖信號變換或諸如單穩態類涉及阻容元件的電路，這是因為現代數字系統的普通工作頻率都高達數十至上千MHz，而涉及阻容元件模擬電路的脈沖變換或單穩態電路的頻率根本無法超過百kHz。一個如此低頻率的電路怎么可能出現在數字系統設計中呢？顯然真正了解和認識現代數字系統的設計是多么重要！

（6）教學目標定位過低。在長期延續下來的低速小規模理念的引導下，僅滿足于純筆頭的書面考核外，其動手能力的訓練基本仍停留在幾十年一貫制的基于74系列器件的譯碼器、計數器、搶答器和交通燈控制之類極低層次簡單設計訓練上。這勢必使學生以過低的起點和過窄的視野去面對大量重要的后續課程的學習。相比于此領域的教學改革先行者的成就，這些傳統教材表現出的差距是巨大的。如Stanford大學將數字電路課放在本科第2學期；清華大學電子系本科生從一入學就能人手獲得一塊Altera FPGA實驗開發板開始學習數字技術；該校計算機本科一年級學生就能自主設計出各種極具創新特色的數字系統（如右上圖所示的FPGA控制點陣液晶顯示的俄羅斯方塊游戲，用PS2鍵盤控制）；美國Michigan大學本科一年級學生就能設計數字電子琴，其中FPGA控制VGA顯示五線譜，PS/2鍵盤作為琴鍵（右圖）；東南大學在一次省級數字電路課程電子設計競賽中，有一組同學完成了指紋識別數字鎖的設計而獲一等獎；杭州電子科技大學的本科一年級完成數字電路課程學習的同學都能圓滿地完成十萬門以上的大規模數字系統設計的自主課程設計項目（圖1）。

（7）課程安排的時間太晚。目前此課程絕大多數情況下仍被放在本科第4或第5學期。這在30年前沒有什么不妥，因為那時數字技術剛起步，還沒有什么上規模的數字產品，與數字技術相關的課程極罕見，因此那時的數字電路課對后續課程或就業的影響甚微。此外那時的數字技術尚處于低速小規模手工技術階段，這使得數字電路與模擬電路常同時出現于同一電路結構中，從而要求學習者較多地關注脈沖及數字信號的產生與處理上，這就要求讀者具備更多的數學、半導體器件和模擬電子線路的知識，于是使得此課程根本無法提前安排。但在今天，隨著基于數字技術基礎的大量相關課程的爆炸式涌現，該課程已成為許多重要后續課程必不可少的基礎課。然而過晚的課程安排導致本79D1學業余下過短的時間（已不到1年）使學生難以應付大量的后續課程的加入，更沒有足夠的時間通過有效的實踐來消化它們，這直接導致本科生的就業競爭力大幅下降，這是因為相關課程（如EDA技術，DSP技術、嵌入式系統等）

多數與未來的就業或可能的深造關系密切。

針對以上情況的解決，杭州電子科大潘松陳龍黃繼業等教授推出了兩本教材：《實用數字電子技術技術》和《數字電子技術基礎，它們分別由電子工業出版社和科學出版社出版。教材的特點有：

（1）將傳統數字技術與現代數字技術有機融合。為了改變內容過于陳舊的現狀，不少新版教材也增加了諸如硬件描述語言、FPGA應用等內容，但除了機械地增加幾個章節外，并沒能將傳統與現代的內容之間進行“無縫接軌”加工。即在加入的現代數字技術章節中體現不出對前期教學內容的傳承性、延續性和奠基性，其結果只是在教學上機械地增加了更多的學時數而已。有鑒于此，此教材的做法是，在對于組合電路的介紹，首先仍舊按照傳統的方法，介紹了組合電路的性質、分析方法和設計技術等。但在最后，將前文所列的諸如編譯器、編碼器、加法器、… 等器件做一歸納和升化，提出任何組合電路的本質是相同的，于是引入一些新的概念，使讀者對組合電路的認識和處理方法上升到一個一般化的層面。同理，在介紹時序電路，特別是在對各類計數器及相關集成器件功能的分析設計按傳統方式介紹后，便將它們抽象為一個萬變不離其中的同步時序一般模型。其實它是由一個廣義譯碼器和一個簡單的寄存器構成的，而從廣義譯碼器又概括了組合電路的全部內容，從而將基于傳統方式繁復而不具一般意義的時序電路設計回歸為一個組合電路普通譯碼器的設計！再前進一步，證明了一切時序電路，包括計數器，都不過是狀態機的特殊形式；進而證明，構成狀態機中的廣義譯碼器本質上就是一個狀態譯碼器，而這部分電路模塊是現代自動設計技術中最容易解決的部分！由此便水到渠成地引導讀者學會了利用傳統知識來設計各類有限狀態機，乃至任何形式的組合與時序電路功能模塊。達到了將傳統手工數字技術與現代自動化數字技術的基礎理論和工程實踐有機融合的目的，實現了從學習傳統數字技術向現代數字技術的平滑過渡!

（2）優化教材結構，使此課程能大幅提前。從杭電使用此教材多年進行的教學情況（授課放在本科一年級）及參與的學生后期學業與能力培養來看，證明具有良好的可行性。此教學在總體上并不減少傳統和現代數字技術必備的基本知識，且保證教學成效的前提下，此教材在前期知識中大幅減少邏輯門底層電路結構和脈沖電路的介紹，最大限度地降低對前期基礎知識的依賴（如高等數學、模擬電子線路）及對此課程的學習門檻。事實上，現在多數國外同類教材都不對門電路的結構做深入說明，至多介紹器件的電氣特性。因為在現代電子系統設計中，對于深入底層結構的理解與否并不會影響系統集成的設計水平。這一安排的一個好處是，能大幅提前此課程設置時段，減少教學課時數，這有利于將更多的課時數讓位于實驗與工程設計訓練。

（3）有利于與其他后續課程構成創新能力教學課程體系。基礎理論和技能的教學固然重要，但培養學生的自主學習能力，激發學生的創新思維，鼓勵學生的創造性實踐則更重要，這是授人以漁的久長之計！因此，此教材并非作為孤立的數字電子課程本來構建，而是兼顧其后續課程的銜接，包括基本知識的銜接、實驗內容的過渡、設計項目的可延伸性，以及對創新能力培養的鋪墊等，盡可能為后續課程營建良好的接口。由此便可將數字電路、單片機技術、EDA技術、SOC、DSP、嵌入式系統等具有較大相關性的課程構建一個課程體系有機體。杭州電子科大對此課程體系的解讀和實施如上頁中圖所示：從本科一年級的第一或第二學期就開始授課，在完成數字電路課程后，相關課程緊隨其后。無疑，這樣的課程設置將比傳統情況整整提前約3個學期。這優化了相關專業的課程設置，讓學生能提前進入理論與工程實際相結合的高效學習和訓練階段，提前激發創造欲望，提前具備進入自主設計性空間的能力，提前為未來的學習和實踐打開充裕的時間空間、自主學習空間和就業準備空間。杭州電子科大本科學生參與的各類電子設計競賽活動的成績對此課程體系的教學效果給出了有說服力的證明：以2011年的全國大學生電子設計競賽和“飛思卡爾”杯全國大學生智能車競賽項目為例，前一項目的成績是3個全國一等獎、6個全國二等獎、30個省級獎；后一項的成績是1個全國特等獎、4個全國一等獎、2個全國二等獎、12個省級獎。值得注意的所有獲獎隊的參賽隊員中，80%是本科二年級同學！顯然他們都參與了如圖所示的課程體系的學習。

◆ 由于系統的各實驗功能模塊可自由組合、增減，故不僅可實現的實驗項目多，類型廣，更重要的是很容易實現形式多樣的創新設計；

◆ 由于各類實驗模塊功能集中，結構經典，接口靈活，對于任何一項具體實驗設計都能給學生獨立系統設計的體驗，甚至可以脫離系統平臺；

◆ 面對不同的專業特點，不同的實踐要求和不同的教學對象，教師，甚至學生自己可以動手為此平臺開發增加新的實驗和創新設計模塊；

◆ 由于系統上的各接口，以及插件模塊的接口都是統一標準的，提供了所有接口電路圖，因此此系統可以通過增加相應的模塊而隨時升級；

特別要強調的是，KX_DGC55系統在除了適用于此二教材中涉及的所有數字電路和數字系統實驗和創新實踐外，還能很專業地包涵諸如EDA技術實驗、硬件描述語言應用實驗、單片機技術實驗、SOPC開發、各類IP的應用、SOC片上系統設計、計算機組成實驗和微機原理與接口技術實驗等。整個課程體系的實驗和設計都可以在此實驗系統上完成。

◆ 由于各類實驗模塊功能集中，結構經典，接口靈活，對于任何一項具體實驗設計都能給學生獨立系統設計的體驗，甚至可以脫離系統平臺；

◆ 面對不同的專業特點，不同的實踐要求和不同的教學對象，教師，甚至學生自己可以動手為此平臺開發增加新的實驗和創新設計模塊；

◆ 由于系統上的各接口，以及插件模塊的接口都是統一標準的，提供了所有接口電路圖，因此此系統可以通過增加相應的模塊而隨時升級；

（4）注重自主創新能力培養.此教材的目標定位有兩個：1）傳統和現代數字電子技術基礎知識的傳授和對應的實踐能力的培養；2）通過教學的啟迪和教材中大量的有創意的實驗項目訓練，能動地激發創新意識，培養自主創新能力。從而使學生在數字電子技術的基礎理論、實踐能力和創新精神三方面能得到同步收獲，有能力提早進入大學生課外科技活動。上頁下圖是杭電科大通信工程學院本科一年級生的數字電路課程作業之一：《數字電路系統自主設計論文》，題目是“自動售貨機的設計與實現”。以下圖1：杭電本科一年級（第一或第二學期進入數字電路課程學習）的同學在利用QuartusII工具和FPGA進行大規模數字系統設計；圖2：數字電路課老師要驗收每個同學的數字系統自主設計硬件項目，圖中同學正在演示；圖3：一年級同學在完成自主設計的數字系統項目后，為自己的設計進行論文答辯；圖4：分別獲得全國大學生電子設計競賽和“飛思卡爾”杯全國大學生智能車競賽項目一等獎的杭電二年級本科生。

上圖是大一學年結束后，在暑假進行的課程設計作品，圖7-9是設計的俄羅斯方塊游戲；圖7-10利用P2/2鍵盤進行打字游戲，VGA顯示字符，字符在屏幕上不定位漂浮，在打字過關后，會出現“蠟筆小新”圖像，如果沒通過，則音樂響起。圖7-11，根據坐標運算，從不同視角觀察16種變換的三維圖形；圖7-12利用鍵盤進行控制的五子棋游戲；圖7-13利用鼠標點擊VGA顯示屏幕上不同波形輸出，在通過示波器觀察實際波形是否和屏幕上點擊的波形一致。 與《實用數字電子技術基礎》教材配套的實驗開發與創新設計的設備是：

一、模塊化數字電路實驗與創新設計綜合實驗系統

模塊化系統的結構示意圖。由于以上所示二教材中大量的實驗和設計項目涉及許多不同類型的，可自由增減的擴展模塊，主系統平臺上有許多標準接口。以其為核心，對于不同的實驗設計項目，可接插上對應的接口模塊。如VGA/PS2模塊、寬位數據輸入輸出模塊、液晶模塊、各類存儲器模塊、電機模塊、各類鍵盤模塊、數碼管/發光管顯示模塊等等；這些模塊可以是現成的，也可以根據主系統平臺的標準接口和創新要求由教師或學生自行開發。

顯然類似KX_DGC的模塊自由組合型綜合實驗系統容易成為高校目前十分流行的實踐平臺，其基本特點是：

◆ 由于系統的各實驗功能模塊可自由組合、增減，故不僅可實現的實驗項目多，類型廣，更重要的是很容易實現形式多樣的創新設計；

◆ 由于各類實驗模塊功能集中，結構經典，接口靈活，對于任何一項具體實驗設計都能給學生獨立系統設計的體驗，甚至可以脫離系統平臺；

◆ 面對不同的專業特點，不同的實踐要求和不同的教學對象，教師，甚至學生自己可以動手為此平臺開發增加新的實驗和創新設計模塊；

◆ 由于系統上的各接口，以及插件模塊的接口都是統一標準的，提供了所有接口電路圖，因此此系統可以通過增加相應的模塊而隨時升級；

KX-DGC40+配置如下：

一、基本平臺 編號:A 主系統

☆此平臺最多可同時插12 塊模塊板。☆ KX_USB-Blaster2型雙功能編程器：(1)USB-Blaster編程下載功能(支持AS、PS、JTAG模式):1、對FPGA/CPLD進行配置或編程；2、對配置器件EPCSx編程；3、訪問和編輯FPGA內部RAM；4、調試Nios2，完成SOPC設計；5、支持SignalTapII 嵌入式邏輯分析儀。(2)USB到UART串行通信轉換：1、通過USB與FPGA串行通信，實現PC與FPGA的串行通信，且無需RS232電平轉換；2、通過USB與單片機的串行通信，實現PC與通用單片機的UART串行通信；3、通過USB對STC等系列單片機進行直接編程開發，無需電平轉換。☆ ByteBlasterMV編程器一個（可對isp單片機編程）。☆ 5功能智能邏輯筆：可顯示高電平、低電平、中電平、高阻態、脈沖信號。注意有“高阻態”測試功能。☆ 獨立的標準時鐘頻率20個。20MHZ-0.5HZ。☆ 電源有自動保護的+5V，+12V、-12V、、+3.3V、2.5V+、1.2V。☆ 8個LED放光二級管，8個乒乓開關，揚聲器。☆ DDS信號輸出口及幅度、偏移調諧。

編號:B2、FPGA模塊二

Cyclone III FPGA EP3C40Q240，約300萬門、4鎖相環，120萬RAM bit，4萬LCs，16M Flash EPCS16，超寬超高鎖相環輸出頻率1300MHz至2kHz，22對LVDS差分通道，252個9X9bit數字乘法器等，板上還有3032 CPLD、16M EPCS16 Flash、32M SDRAM。提供多種IP核：32位NiosII核、20MHz有源晶振等。FPGA板包含 8051/52 IP核。提供商業級全兼容MCS-51單片機IP核。利用此核，實驗者可以實現傳統單片機實驗系統無法達到的SOC(片上系統)設計。即將單片機CPU、RAM、ROM以及其它各類接口電路模塊設計在同一片FPGA中。此類技術對于對于面向高新技術企業的就業十分必要。 8088、8086 CPU IP核。 8255A IP核模塊；8255A IP核(I/O接口)；8253/8254 IP核(定時器)；8250 IP核(UART串行通信)；8237 IP核(DMA控制器)；8259 IP核(可編程中斷控制器)，以及基于FPGA的RAM/ROM核、鎖相環核等。這些IP核與8088CPU核相結合就能在單片FPGA中構成一個微機系統，從而學習到實用的SOC設計工程技術。FPGA中的8088核與MCS-31單片機核及其中的各種模塊和核都能與以下各模塊結合，實現不同類型的實驗開發。

編號:C5、可重構型DDS全數字函數信號發生器模塊

全數字型DDS函數信號發生器模塊，含FPGA、單片機、超高速DAC、高速運放等。既可用作全數字型DDS函數信號發生器，同時也可作為EDA/DSP系統及專業級DDS函數信號發生器設計開發平臺。作為DDS函數發生器的功能主要包括：等精度頻率計，全程掃頻信號源（掃速、步進頻寬、掃描方式等可數控），移相信號發生，里薩如圖信號發生，方波/三角波/鋸齒波和任意波形發生器，以及AM、PM、FM、FSK、ASK、FPK等各類調制信號發生器。

編號:C8、4X4+8個單脈沖綜合鍵盤模塊

編號:C10、24位輸出顯示HEX模塊

編號:C13、點陣式128X64液晶顯示模塊

編號:C14、字符式20X4液晶顯示模塊

編號:C21、SD+PS2+RS232+VGA顯示接口模塊

編號:C23、電機接口模塊

編號:C25、語音處理+4動態掃描模塊

編號:C32、交通燈模塊

編號:D35傳統數字電路模塊，提供部分74系列實驗器件及接口○

基本軟件：1）Quartus II 9.0/11.0；2）ModelSim；3）Synplify；4）IDE；5）8051單片機IP核；6）8088/8086 CPU IP核；7）8088/8086微機系統接口模塊IP核：8253核、8237核、8259核、8255IP核和8250等IP核；8）Nios II