FPGA綜合實驗開發系統-現代計算機組成原理

                        型號：KXMS65CP-C10CL006/10T實驗系統 

一、特色：

▲單片完成CPU設計

✦基于FPGA單片完成模型機及部件設計。

✦功能強大的EDA軟件可實時探測每個點的數據信息。

▲模塊化結構

✦實驗箱采用模塊化結構：核心板、基礎實驗、拓展模塊三部分，無需手工連線，實驗操作簡便。

✦玻璃防塵罩防護。

▲預留升級通道

✦接口采用標準化結構，核心板等模塊可更換、可升級，資源利用充分，節約。

▲配備動態配置IO-可重構實驗電路結構

✦智能切換實驗電路模式，讓有限的IO“流動”起來，不局限于同一“崗位”。

✦由淺入深、遞進式教學，增量實驗數目，涵蓋實驗項目，極力滿足基礎實驗需求。

▲拓展模塊自選、定制或自制

✦擴展模塊根據教學要求自選或定制，亦可自制，有需要配，不需要刪，物盡其用，不浪費。

一、提供實驗（除實現基礎和硬件配備實驗外，有些需要外設模塊）

 （1）、計算機組成原理實驗（基于FPGA單片完成）

1、八位算術邏輯運算ALU

2、八位帶進位位算術邏輯運算ALU

3、移位寄存器

4、LPM_ROM讀取實驗

5、LPM_RAM讀寫實驗

6、FIFO實驗

7、總線控制實驗

8、節拍發生器系列實驗

9、程序計數器PC與地址寄存器AR

10、指令控制電路等實驗

11、8位模型機實驗

12、含16條指令的CPU設計與實現

13、較復雜CPU應用程序設計實驗

14、16位ALU

15、16位比較器COMP

16、16位基本寄存器

17、寄存器陣列

18、16位移位寄存器

19、16位數據寄存器

20、16位單步節拍發生器

21、16位比較強COMP

22、16位基本寄存器

23、16位寄存器陣列

24、16位完整CPU模型機

25、32位RISC-V CPU實驗

（2）、數字電路基礎實驗：（可完成組合邏輯，時序邏輯電路實驗配套《數字電子技術基礎》教材）

1、數字邏輯電路及74系列實驗。

1、脈沖發生器

2、8位比較器

3、8位串行進位加法器

4、16進制七段譯碼器

5、5人表決器

6、反饋清零法構建12進制加法計數器

7、反饋置數法構建12進制加法計數器

8、8位二進制可預置計數器

9、10位加法計數器

10、D觸發器的機械鍵去抖動電路設計

11、8通道延時電路設計（延時800ns）

12、用74系列宏模塊設計兩種不同類型的計數器

13、基于LPM的16位可逆計數器設計

14、基于一般模型的計數器設計

15、鍵觸點消抖動電路設計

16、序列發生器設計

17、洗衣機控制電路設計

18、電梯控制電路設計

19、自動售貨機控制電路

20、查找表硬件運算器設計

（3）、EDA基礎及綜合設計實驗

1、四位二進制計數器

2、多路選擇器

3、邏輯門電路實驗

4、觸發器實驗

5、8位HDL加法器實驗

6、7段譯碼器設計

7、數控分頻器

8、8位原理圖加法器實驗

9、移位寄存器實驗

10、序列檢測器

11、16進制頻率計

12、10進制頻率計設計

13、交通燈實驗

14、搶答器

15、出租車計費器

16、數字鐘

17、硬件電子琴

18、梁祝演奏電路

19、5首音樂演奏電路

20、乒乓球游戲

21、8位乘法器實驗

22、8位動態掃描實驗

23、動態掃描數碼管秒表實驗

24、按鍵去抖動電路

27、倒計時交通燈設計

28、小流水燈實驗

29、4X4鍵盤顯示

30、16X16小點陣實驗

31、PS2_piano電子琴

32、VGA顯示圖像

33、VGA三維顯示

34、USB轉串口通信實驗

二、提供資料

1、提供實驗部分所以源碼

2、提供實驗平臺的說明手冊和實驗手冊、實驗PPT等、實驗操作視頻。

3、配套教材清華大學教材：《EDA技術與Verilog HDL》第六版，《數字電路技術基礎》第三版，《現代計算機組成原理》第二版（可自行訂購）

4、提供擴展板原理圖

5、提供配套軟件QuartusII18.1及配套軟件

6、提供芯片技術手冊

三、實驗箱總體要求：

1、采用實驗箱結構；

2、實驗電路板裝載在實驗箱；

四、實驗臺技術性能：

1、輸入電源：單相三線220V±10% 50Hz

2、工作環境：溫度-10℃～+40℃  相對濕度＜85%(25℃)  

3、外形尺寸： 49X23.5X13CM、裝置容量：＜20W

4、箱體采用鋁合金包邊，防火面板。

5、輸入電源：22V±10% 50Hz；

6、系統有保護電路，穩定可靠、可擴展；

7、提供豐富詳實的計算機組成原理基礎實驗、EDA基礎實驗、綜合開發實驗、數字電路實驗，及配套最新軟件資源。

五、核心板硬件接口要求：

（一）、系統分四大部分 核心板+動態配置IO模塊+擴展部分）（模塊配帶玻璃防塵罩，可對電子元件防灰塵防觸摸，提高使用壽命）

（1）、核心板（Intel)

1、板載USB-Blaster集成下載器

2、USB轉串口

3、串行存儲器64Mbit

4、掉電配置器件EPCS16

5、50M時鐘源

6、4組LED

7、4組動按鍵

8、FPGA Cyclone10 10CL006/10F256

9、7組 40芯256個IO腳擴展座

10、TF座

（2）、動態配置IO-可重構實驗電路結構模塊

1、提供不少于11套實驗電路模式，不少于64組IO腳可動態配置，可同時輸入輸出各32位二進制數據（適合計算機類課程學習）；

2、64組IO在不同實驗模式下，IO鎖定的位置不同。

3、8數碼管可切換成帶有自動譯碼器式，七段譯碼式、動態掃描式等電路。

4、提供12組LED可切換成并行式、串行式、4位一組累加式。

5、其中8組按鍵可切換成高、低電平式、單脈沖式、琴鍵式、消抖動和非消抖動式、單鍵一次輸入四位式，8組能同時輸入32位二進制式。

6、時鐘選擇0.5Hz-50MHz,共20組，可通過1個按鍵進行選擇，一個按鍵進行對系統復位。

7、提供1.77寸LCD,可對電路模式進行顯示、顯示輸入16進制輸入信號，可同時可顯示32位，可顯示當前選擇的頻率值。

8、配備2組PS/2、蜂鳴器、溫度傳感器。

9、USB接口，可獨立對此板供電，并備有串口通信功能。

（3）、擴展基板:

1、提供鋁制及防火板材料箱體。

2、提供220V電源輸入，并進開關電源輸出5V，電流不低于3A。

3、6組可接插擴展板標準 40 芯座，共144 個 I/O 擴展到 6 個擴展座上。

（4）、擴展模塊（無需排線，可螺絲固定，可更換）

1、16組LED+16組撥碼開關模塊

2、36組LED模塊

3、36組撥碼開關

4、7寸TFT電容觸摸顯示屏，可顯示模型機的運行數據。

5、SD+2組PS/2+CPLD3032+VGA模塊

6、4X4矩陣鍵盤模塊

詳細參數配置、資料請聯系售前：QQ、電話：0571-8891457、手機：18167105296